Logic Design Lab.

( 4190.202A ) 


1. Announcement

● 실험 강좌 2개 모두 수강 변경할 필요 없습니다. 두 강좌 모두 정상적으로 강의 진행합니다.

● 보고서는 단면이 아닌 양면도 상관없습니다. 어떠한 출력 방식, 종이도 무관하니 내용만 알차게 해주세요 ^^;

9/26 카피로 의심되는 리포트가 있습니다. 해당학생은 메일이나 연락주시기 바랍니다.

10/11 게시판에 실험상의 주의사항 올렸습니다. 샘플보드의 회로도 올립니다. Download

10/25 중간 고사 일정이 변경되었습니다.

10/30 7,8장 예비보고서 관련사항이 게시판에 있습니다. 확인해주세요.

11/1 12장 예비보고서 관련사항이 게시판에 있습니다. 확인해주세요.

11/10 실험 관련사항이 게시판에 있습니다. 확인해주세요.

11/21 프로젝트 명세서가 아래 스케줄에 링크되어 있습니다. Project

12/19 점수확인하세요. score

12/19 사물함키 반납해주세요.(301-518..)

12/19 추가로 내실 리포트는 12/20()자정까지 받겠습니다. 메일로 주세요.

 

 

2. Overview

논리설계과목에서 학습한 디지털 논리 회로의 설계 방법들을 이용하여 다양한 설계 문제들을 실습을 통하여 해결하고 구현하는 방법들을 배운다. 실습을 위해 필요한 장비들의 사용법도 함께 다룬다. 또한 기말 프로젝트를 통해 주어진 기능을 수행하는 디지털 시스템을 창의적으로 설계해보도록 하여 한 학기동안 배웠던 내용을 복합적으로 활용하도록 한다.

각 실험은 4부분으로 구성되어 있다. 목표, 실험 도움 자료, 예비보고서, 실험 및 토론. 사용 요령은 다음과 같다.

(1) 각 실험의 목표를 먼저 숙지한다.

(2) 실험 예비보고서를 작성한다. 이때 "실험 도움 자료"의 내용과 수업시간에 배운 지식을 참고하도록 한다.

(3) 실험 전에 실험 도움 자료부분을 다시 정리한다.

(4) "실험 및 토론" 절에서 지시하는 실험을 수행한다.

(5) 실험 결과에 대하여 보고서를 작성한다.

 

3. Textbook

Randy H. Katz. Contemporary Logic Design 2nd Editon, 별도로 제작된 강의 자료

 

4. Class

시간: , 10-12교시

장소: 302-310 HW실험실

 

5. Schedule

날짜

 

실험 자료

9. 12

1장 시뮬레이션 개념 및 도구

Download

9. 19

2장 논리 게이트

Download

9. 26

3,4 PCB프로토타이핑 및 power plane

Download, Appendix A, B

10. 3

개천절 휴강

 

10. 10

5 PLD의 이해와 실습

Download

10. 17

6 Beyond simple logic gate

Download

10. 24

7 Flip-Flops and Registers

Download, Ref. 1, 2

10. 31

8 Counter

Download

11. 7

12 adder SRAM

Download

11. 14

9 CPLD를 이용한 FSM design

Download

11. 21

10 FSM design using counter

Download

11. 28

중간고사

 

12. 5

기말 프로젝트

Project

12.18

프로젝트 마감

 

 

6. Tools

Max Plus II 10.2 Student Version

7. Refrences

·                  Max Plus II 설치 및 사용법 : matutorial_1.pdf, maxtutorial_2.pdf

·                  Using VHDL In MAX PLUS II : VHDL_in_MAX.pdf

·                  Max Plus II tutorial : max_plus_II_tutorial(eng).pdf

·                  VHDL reference manual from Synario : vhdl_ref.pdf

·                  Verilog reference manual : veilog_ref.pdf

·                  CPLD bottom view: PLD_bottom_view.doc

·                  EPM7128s 핀배치: EPM7128s_dedicated_pin.pdf

·                  FPGA and CPLD tutorial: FPGA_and_CPLD_tutorial.pdf

·                  Altera MAX 7000 data sheet : max7000.pdf

·                  TTL data sheets: http://www.ee.washington.edu/stores/DataSheets/74ls/74ls.html

 

8. Grading

중간고사 (30)%, 기말고사 (0)%, 과제 (20)%, 퀴즈(0), 출석 (25)%, 기타(프로젝트) (25)%

 

 

9. TA

한성일

      이메일: sihan@mmlab.snu.ac.kr

      연구실: 138-317

심윤보

      이메일: ybshim@mmlab.snu.ac.kr

      연구실: 301-518

 

 

10. Board