Logic Design Lab.
( 4190.202A )
1. Announcement
¡Ü ½ÇÇè °Á 2°³ ¸ðµÎ ¼ö° º¯°æÇÒ
ÇÊ¿ä ¾ø½À´Ï´Ù. µÎ °Á ¸ðµÎ Á¤»óÀûÀ¸·Î °ÀÇ ÁøÇàÇÕ´Ï´Ù.
¡Ü º¸°í¼´Â ´Ü¸éÀÌ ¾Æ´Ñ ¾ç¸éµµ »ó°ü¾ø½À´Ï´Ù.
¾î¶°ÇÑ Ãâ·Â ¹æ½Ä, Á¾À̵µ ¹«°üÇÏ´Ï ³»¿ë¸¸ ¾ËÂ÷°Ô ÇØÁÖ¼¼¿ä ^^;
¡Ü 9/26 Ä«ÇÇ·Î ÀǽɵǴ ¸®Æ÷Æ®°¡
ÀÖ½À´Ï´Ù. ÇØ´çÇлýÀº ¸ÞÀÏÀ̳ª ¿¬¶ôÁֽñ⠹ٶø´Ï´Ù.
¡Ü 10/11 °Ô½ÃÆÇ¿¡ ½ÇÇè»óÀÇ
ÁÖÀÇ»çÇ× ¿Ã·È½À´Ï´Ù. »ùÇú¸µåÀÇ È¸·Îµµ ¿Ã¸³´Ï´Ù. Download
¡Ü 10/25 Áß°£ °í»ç ÀÏÁ¤ÀÌ
º¯°æµÇ¾ú½À´Ï´Ù.
¡Ü 10/30 7,8Àå ¿¹ºñº¸°í¼
°ü·Ã»çÇ×ÀÌ °Ô½ÃÆÇ¿¡ ÀÖ½À´Ï´Ù. È®ÀÎÇØÁÖ¼¼¿ä.
¡Ü 11/1 12Àå ¿¹ºñº¸°í¼ °ü·Ã»çÇ×ÀÌ
°Ô½ÃÆÇ¿¡ ÀÖ½À´Ï´Ù. È®ÀÎÇØÁÖ¼¼¿ä.
¡Ü 11/10 ½ÇÇè °ü·Ã»çÇ×ÀÌ °Ô½ÃÆÇ¿¡
ÀÖ½À´Ï´Ù. È®ÀÎÇØÁÖ¼¼¿ä.
¡Ü 11/21 ÇÁ·ÎÁ§Æ® ¸í¼¼¼°¡
¾Æ·¡ ½ºÄÉÁÙ¿¡ ¸µÅ©µÇ¾î ÀÖ½À´Ï´Ù. Project
¡Ü 12/19 Á¡¼öÈ®ÀÎÇϼ¼¿ä. score
¡Ü 12/19 »ç¹°ÇÔŰ ¹Ý³³ÇØÁÖ¼¼¿ä.(301-518·Î..)
¡Ü 12/19 Ãß°¡·Î ³»½Ç ¸®Æ÷Æ®´Â
12/20(¼ö)ÀÚÁ¤±îÁö ¹Þ°Ú½À´Ï´Ù. ¸ÞÀÏ·Î ÁÖ¼¼¿ä.
2. Overview
³í¸®¼³°è°ú¸ñ¿¡¼ ÇнÀÇÑ µðÁöÅÐ ³í¸® ȸ·ÎÀÇ ¼³°è ¹æ¹ýµéÀ» ÀÌ¿ëÇÏ¿© ´Ù¾çÇÑ
¼³°è ¹®Á¦µéÀ» ½Ç½ÀÀ» ÅëÇÏ¿© ÇØ°áÇÏ°í ±¸ÇöÇÏ´Â ¹æ¹ýµéÀ» ¹è¿î´Ù. ½Ç½ÀÀ» À§ÇØ ÇÊ¿äÇÑ ÀåºñµéÀÇ »ç¿ë¹ýµµ
ÇÔ²² ´Ù·é´Ù. ¶ÇÇÑ ±â¸» ÇÁ·ÎÁ§Æ®¸¦ ÅëÇØ ÁÖ¾îÁø ±â´ÉÀ» ¼öÇàÇÏ´Â µðÁöÅÐ ½Ã½ºÅÛÀ» âÀÇÀûÀ¸·Î ¼³°èÇØº¸µµ·Ï
ÇÏ¿© ÇÑ Çб⵿¾È ¹è¿ü´ø ³»¿ëÀ» º¹ÇÕÀûÀ¸·Î Ȱ¿ëÇϵµ·Ï ÇÑ´Ù.
°¢ ½ÇÇèÀº 4ºÎºÐÀ¸·Î ±¸¼ºµÇ¾î
ÀÖ´Ù. ¸ñÇ¥, ½ÇÇè µµ¿ò ÀÚ·á, ¿¹ºñº¸°í¼, ½ÇÇè ¹× Åä·Ð. »ç¿ë
¿ä·ÉÀº ´ÙÀ½°ú °°´Ù.
(1) °¢ ½ÇÇèÀÇ ¸ñÇ¥¸¦ ¸ÕÀú ¼÷ÁöÇÑ´Ù.
(2) ½ÇÇè ¿¹ºñº¸°í¼¸¦ ÀÛ¼ºÇÑ´Ù. À̶§ "½ÇÇè µµ¿ò ÀÚ·á"ÀÇ ³»¿ë°ú ¼ö¾÷½Ã°£¿¡ ¹è¿î Áö½ÄÀ»
Âü°íÇϵµ·Ï ÇÑ´Ù.
(3) ½ÇÇè Àü¿¡ ½ÇÇè µµ¿ò ÀÚ·áºÎºÐÀ» ´Ù½Ã Á¤¸®ÇÑ´Ù.
(4)
"½ÇÇè ¹× Åä·Ð" Àý¿¡¼ Áö½ÃÇÏ´Â ½ÇÇèÀ» ¼öÇàÇÑ´Ù.
(5) ½ÇÇè °á°ú¿¡ ´ëÇÏ¿© º¸°í¼¸¦ ÀÛ¼ºÇÑ´Ù.
3. Textbook
Randy H. Katz.
Contemporary Logic Design 2nd Editon, º°µµ·Î Á¦ÀÛµÈ °ÀÇ ÀÚ·á
4. Class
½Ã°£: È, 10-12±³½Ã
Àå¼Ò: 302-310 HW½ÇÇè½Ç
5. Schedule
|
³¯Â¥ |
³» ¿ë |
½ÇÇè ÀÚ·á |
|
9. 12 |
1Àå ½Ã¹Ä·¹À̼Ç
°³³ä ¹× µµ±¸ |
|
|
9. 19 |
2Àå ³í¸®
°ÔÀÌÆ® |
|
|
9. 26 |
3,4Àå PCBÇÁ·ÎÅäŸÀÌÇÎ ¹× power plane |
|
|
10. 3 |
°³ÃµÀý ÈÞ° |
|
|
10. 10 |
5Àå PLDÀÇ ÀÌÇØ¿Í ½Ç½À |
|
|
10. 17 |
6Àå Beyond simple logic gate |
|
|
10. 24 |
7Àå Flip-Flops and Registers |
|
|
10. 31 |
8Àå Counter |
|
|
11. 7 |
12Àå adder¿Í SRAM |
|
|
11. 14 |
9Àå CPLD¸¦ ÀÌ¿ëÇÑ FSM design |
|
|
11. 21 |
10Àå FSM design using counter |
|
|
11. 28 |
Áß°£°í»ç |
|
|
12. 5 |
±â¸» ÇÁ·ÎÁ§Æ® |
|
|
12.18 |
ÇÁ·ÎÁ§Æ® ¸¶°¨ |
|
6. Tools
Max
Plus II 10.2 Student Version
7. Refrences
¡¤
Max
Plus II ¼³Ä¡ ¹× »ç¿ë¹ý : matutorial_1.pdf,
maxtutorial_2.pdf
¡¤
Using
VHDL In MAX PLUS II : VHDL_in_MAX.pdf
¡¤
Max
Plus II tutorial : max_plus_II_tutorial(eng).pdf
¡¤
VHDL
reference manual from Synario : vhdl_ref.pdf
¡¤
Verilog
reference manual : veilog_ref.pdf
¡¤
CPLD
bottom view: PLD_bottom_view.doc
¡¤
EPM7128s
ÇɹèÄ¡: EPM7128s_dedicated_pin.pdf
¡¤
FPGA
and CPLD tutorial: FPGA_and_CPLD_tutorial.pdf
¡¤
Altera
MAX 7000 data sheet : max7000.pdf
¡¤
TTL
data sheets: http://www.ee.washington.edu/stores/DataSheets/74ls/74ls.html
8. Grading
Áß°£°í»ç (30)%, ±â¸»°í»ç (0)%, °úÁ¦ (20)%, ÄûÁî(0)£¥, Ãâ¼® (25)%, ±âŸ(ÇÁ·ÎÁ§Æ®)
(25)%
9. TA
ÇѼºÀÏ
À̸ÞÀÏ: sihan@mmlab.snu.ac.kr
¿¬±¸½Ç: 138-317
½ÉÀ±º¸
À̸ÞÀÏ: ybshim@mmlab.snu.ac.kr
¿¬±¸½Ç: 301-518
10. Board